Messages récents

Pages: [1] 2 3 ... 10
1
Taverne @ Home / Re : [Jeu]Enchainement de mots
« Dernier message par modesti le Aujourd'hui à 16:33 »
compétition
2
Taverne @ Home / Re : Jeu des 3 mots
« Dernier message par nabz le Aujourd'hui à 15:51 »
préparation d'un festin
3
Taverne @ Home / Re : jeu des 2 dernières lettres
« Dernier message par MDodier le Aujourd'hui à 14:33 »
Uxorien
4
Taverne @ Home / Re : Jeu des 3 mots
« Dernier message par MDodier le Aujourd'hui à 14:29 »
suffisant pour la
5
Taverne @ Home / Re : [Jeu]Enchainement de mots
« Dernier message par MDodier le Aujourd'hui à 14:27 »
Course
6
les nouveaux projets / Re : Distributed Hardware Evolution Project
« Dernier message par JeromeC le Hier à 22:54 »
Citer
Citer
C'est, en effet, un projet intéressant !
    Je viens de régler le reste de mes vieux CPU Core2 "junkyard" pour qu'ils se concentrent sur les tâches ! :-)
    (J'espère que DHEP sera bientôt sur BoincStat).

Je connais un peu d'électronique numérique car j'ai réussi le cours de base, et je comprends parfaitement toutes les portes, les bascules les plus habituelles, et quelques réseaux plus simples comme les encodeurs, les (dé)muxers, et ainsi de suite. Mais je n'ai jamais entendu parler de réseaux appelés "misex1", "CM42a", "RD73", etc, et je n'en trouve pas non plus de bonnes descriptions sur Internet. Certains d'entre eux sont mentionnés dans un certain nombre de documents, mais seulement à titre d'exemple, et avec d'autres réseaux et quelques chiffres dans différents tableaux de résultats.

Y a-t-il ici quelqu'un qui peut vraiment expliquer ce mystérieux "misex1" (et certains des autres réseaux) avec lequel nous travaillons actuellement ?

Il serait amusant de savoir ce qu'ils font réellement et où ils sont utilisés.

Nice Crunching to U all !!!!!!!!

//Gunnar


Bonjour Gunnar,

vous avez en quelque sorte répondu à votre propre question.

Ces benchmarks font partie de la suite de tests MCNC'91 (aka LGSynth) (https://ddd.fit.cvut.cz/prj/Benchmarks/) et sont exactement ceux utilisés dans les articles académiques pour comparer les performances de différentes techniques de synthèse de logique numérique.

Dans notre cas, nous explorons l'utilisation d'un algorithme génétique co-évolutif basé sur les îles distribuées pour synthétiser des circuits d'autocontrôle total (avec détection complète des erreurs concomitantes).

Le défi avec les circuits TSC est que nous recherchons un comportement garanti à partir de composants qui pourraient tomber en panne - c'est-à-dire que la logique qui détecte les défauts doit garantir de signaler même lorsque lui-même tombe en panne ! C'est un problème mathématiquement complexe et très intéressant, avec de nombreux parallèles dans des solutions élégantes et efficaces trouvées par la nature (via un processus évolutif bien sûr).

Nous constatons que les circuits évolués ne nécessitent qu'environ 23 % des frais généraux de duplication, alors que les meilleures techniques conventionnelles de pointe exigent plus de 69 % pour les mêmes repères. Ainsi, les circuits TSC évolués réduiraient les coûts et ouvriraient leur utilisation dans une gamme plus large d'appareils électroniques qui jouent un rôle de plus en plus important dont dépendent les vies humaines.

Voici un aperçu d'une publication récemment soumise (le processus d'évaluation est TRÈS LENT) : http://users.sussex.ac.uk/~mmg20/files/EvolSynTSC.pdf (y compris la mention "Cette recherche a été rendue possible grâce au temps de processeur donné par la communauté informatique distribuée").

Le plan est de continuer à augmenter la taille du repère tenté et de montrer que l'approche peut s'étendre à des circuits plus grands. Il y a aussi dans les plans des circuits séquentiels (logique avec état) et des circuits qui garantissent la détection de multiples défauts (cela n'a jamais été fait dans le cadre d'une conception conventionnelle mais nous avons le sentiment que l'évolution pourrait trouver un moyen...).

Dans le cadre de la recherche, nous évaluons quels paramètres de l'AG sont les plus efficaces pour trouver de bonnes solutions et comment la dynamique évolutive en général joue tout au long d'une course en termes de combien de fois le meilleur de toutes les nouvelles îles descend de la précédente, comment la migration joue un rôle, etc. etc. Beaucoup et beaucoup de grandes recherches pour en sortir.

Et vous trouverez de plus amples informations dans ma thèse de doctorat : http://users.sussex.ac.uk/~mmg20/files/thesis.pdf#page=55

Si vous avez d'autres questions, n'hésitez pas à nous contacter.

Michael

Traduit avec www.DeepL.com/Translator
8
Bien joué !  :gloiraseti:
9
Pour le moment, Einstein a restreint l'accès aux exports de stats. J'ai pris contact avec un admin pour connaître les conditions d'accès aux exports.
L'admin m'a ouvert l'accès aux exports :)
10
les nouveaux projets / Re : Distributed Hardware Evolution Project
« Dernier message par fzs600 le Hier à 18:46 »
 :kookoo:

Je pense que ce texte est interessant ( a traduire ? ).
Citer
Hello Gunnar you kind of answered your own question. These benchmarks are part of the MCNC'91 (aka LGSynth) Test suite (https://ddd.fit.cvut.cz/prj/Benchmarks/) and are exactly those used in academic papers to compare the performance of different digital logic synthesis techniques. In our case we are exploring the use of a Distributed Island Based Coevolutionary Genetic Algorithm to synthesising Totally Self-Checking circuits (with full Concurrent Error Detection). The challenge with TSC circuits is we are seeking guaranteed behaviour from components which might fail - ie. the logic which detects faults must guarantee to signal even when itself is failing! This is mathematically complex and a very interesting problem, and one with many parallels in elegant and efficient solutions found by nature (via an evolutionary process of course). We are finding that evolved circuits require only about 23% of duplication overhead whereas the best conventional state of the art techniques require above 69% for the same benchmarks. Thus evolved TSC circuits would reduce costs and open their use in a wider range of electronics which are increasingly taking roles on which human lives depend. Here's a sneak preview of a recently submitted publication (the review process is VERY SLOW): http://users.sussex.ac.uk/~mmg20/files/EvolSynTSC.pdf (including the acknowledgement "This research was made possible by processor time donated by the distributed computing community"). The plan is to continue increasing the size of benchmark attempted and show the approach can scale to larger circuits. Also within the plans are Sequential Circuits (Logic with state) and circuits which guarantee detection of multiple faults (this has never been done within conventional design but we have a feeling Evolution could find a way..). As part of the research we're evaluating which GA parameters are most effective for finding good solutions and how evolutionary dynamics in general play out throughout a run in terms of how many times the new best of all islands descends from the previous, how migration plays a role, etc. etc.. Lots and lots of great research to come out of this.

And you can find further information in my doctoral thesis: http://users.sussex.ac.uk/~mmg20/files/thesis.pdf#page=55

Any further questions happy to help.

Michael

http://dhep.ga/boinc/forum_thread.php?id=18&postid=203#203
Pages: [1] 2 3 ... 10